IBM ha presentado una nueva arquitectura de transistor tridimensional que permite crear chips con un tamaño inferior a 1 nanómetro, lo que no solo supone un avance en reducción de tamaño y densidad, sino también en rendimiento y eficiencia energética.
La tecnología nanosheet, que se utiliza en la actualidad en muchos chips de tamaños de 2 y 3 nanómetros, es la base de la nueva arquitectura nanostack, que coge transistores nanosheet y los apila y escalona verticalmente mediante un enlace dieléctrico simple.
Este nuevo diseño tridimensional se acompaña de una nueva forma de gestionar la corriente eléctrica y de nuevos materiales para la puerta que controla el flujo de la electricidad. En lugar de rodear los transistores, como hace nanosheet, en nanostack estos se conectan con la corriente de manera independiente, tanto la parte frontal como la trasera.
Con ello, IBM ha conseguido un chip de menos de 1 nanómetro, concretamente, de 0,7 nanómetros (o 7 angstroms), que con su tamaño similar al de una uña, contiene cerca de 100.00 millones de transistores, según ha destacado la compañía. Esto es prácticamente el doble de la densidad del chip de 2 nanómetros mostrado por IBM en 2021.
Neat little visualization by @IBMResearch for their Sub-1nm process. pic.twitter.com/Ez3Ffa0J8L
— Andreas Schilling 🇺🇦 (@aschilling) June 25, 2026
Este avance supone un salto también en eficiencia energética del 70 por ciento y una mejora el rendimiento en un 50 por ciento respecto de ese mismo chip de 2 nanómetros.
La compañía ve la aplicación de esta nueva tecnología de semiconductores para todo tipo de chips, tanto GPU, CPU y procesadores, y se prevé que contribuya a impulsar desde dispositivos más inteligentes hasta centros de datos más eficientes.
IBM todavía tiene que refinar esta nueva arquitectura, pero su hoja de ruta contempla el inicio de su producción, como pronto, en los próximos cinco años, para impulsar una adopción masiva de esta tecnología.
